“WMMX 記憶體控制”管道負責協調“WMMX 協處理器”與主核心之間的載入/儲存活動。記憶體的外部介面為 32 位,因此“WMMX 協處理器”發出的 64 位“載入/儲存”會序列化成 32 位記憶體“載入/儲存”。“WMMX 協處理器”必須暫時儲存第一個 32 位,直到核心也發出第二個 32 位數據。每當以背靠背方式發出兩條 WLDRD 指令時,第二條 WLDRD 會有一個週期的暫停。實際上,就像 LDRD 一樣,WLDRD 後面的任何記憶體操作都會受此種資源限制的影響。
儘可能重新調整指令順序,以填補額外的週期。
不要緊跟在 WLDRD 後面發出任何記憶體操作指令。
此“懲罰/警告”僅適用於“英特爾(R) 無線 MMX(TM) 指令集”。
WLDRD wR3, [R3, #0xFC]
WLDRB wR11, [R11], #0x8 ;; XSCW_MemCP_RESOURCE
WLDRD wR3, [R3, #0x8]
LDREQ R10, [R11], #0x8 ;; XSCW_MemCP_RESOURCE
WLDRD wR3, [R3, #0x8]
WLDRD wR10, [R11], #0x8 ;; XSCW_MemCP_RESOURCE
LDREQ R10, [R4, #0X8] ;; XSCW_MemCP_RESOURCE